Навигация

 

 Меню раздела

Цифровая электроника
Логические элементы
Комбинированные элементы
Анализ схем
Таблица истинности и цифровая схема
Логические функции и цифровые схемы
Требуемая функция и реальная функция
Алгебра логики
Переменные и постоянные величины
Законы алгебры логики
Аксиомы и тождества алгебры логики
Функции «И-НЕ» и «ИЛИ-НЕ»
Синтез схем
Нормальные формы записи
Упрощение и преобразование
Метод карт Карно
Расчет логических схем
Задания по схемотехническому проектированию
Семейства схем
Бинарные уровни напряжения
Положительная и отрицательная логика
Свойства схем
ДТЛ-схемы
МПЛ-схемы
ТТЛ-схемы
Стандартные ТТЛ-схемы
Предельные значения и параметры схем
ТТЛ с пониженным энергопотреблением
Шотки-ТТЛ (ТТЛШ)
ТТЛШ с пониженным энергопотреблением
Сравнительная оценка логических элементов
Эмиттерно-связанная логика
Логические элементы на МОП-транзисторах
Логические элементы на р-канальных МОП-транзисторах
Логические элементы на л-канальных МОП-транзисторах
Логические элементы на КМОП-транзисторах
Логические элементы на МОП-транзисторах
Бинарные схемы с временной зависимостью
Классификация триггеров
Не тактируемые триггеры
Триггер на элементах «И-НЕ»
Тактируемые триггеры
ЯБ-триггеры с доминирующим Я-входом
Е-триггер
D-триггер
Триггеры, управляемые по фронту синхроимпульса
RS-триггеры, управляемые по одному фронту
T-триггеры, управляемые по одному фронту
JK-триггеры, управляемые по одному фронту
D-триггеры, управляемые по одному фронту
ЯБ-триггеры, управляемые по обоим фронтам
Ж-триггеры, управляемые по обоим фронтам
Дополнительные триггерные схемы
Временные диаграммы
Характеристические уравнения
Моностабильные ячейки
Элементы задержки


D-триггеры, управляемые по одному фронту

Управляемый по фронту D-триггер по структуре очень похож на тактируемый по уровню D-триггер. Эти разновидности триггера отличаются только управлением. Управляемые по одному фронту D-триггеры делятся на триггеры, управляемые прямым фронтом и обратным фронтом импульса сигнала синхронизации (рис. 7.70). Таблица истинности изображена на рис. 7.71.

Условное обозначение управляемого по одному фронту D-триггера

После подачи управляющего фронта синхроимпульса сигнал на D-входе переходит на выход триггера и действует на выходе Q, в прямой и на выходе Q2 в инверсной форме.
Управляемые по одному фронту D-триггеры используются прежде всего для сдвиговых регистров (см. разд. 12). На рис. 7.72 представлена таблица данных микросхемы FLJ 141-7474. Эта микросхема содержит два управляемых прямым фронтом D-триггера.
Сдвоенный D-триггер
Триггеры FLJ 141 и FLJ 145 имеют нетактируемые входы установки и сброса. Передача информации со входа D на выход Q происходит во время прямого фронта синхроимпульса, сразу после открытия входного транзистора. После этого D-вход снова запирается.

Таблица данных микросхемы FLJ 141-7474 (по данным фирмы Siemens)
Рис. 7.72. Таблица данных микросхемы FLJ 141-7474 (по данным фирмы Siemens)

Цоколевка и принципиальная схема одного из двух D-триггеров показана на рис. 7.73.

Похожие статьи