Навигация

 

 Меню раздела

Цифровая электроника
Логические элементы
Комбинированные элементы
Анализ схем
Таблица истинности и цифровая схема
Логические функции и цифровые схемы
Требуемая функция и реальная функция
Алгебра логики
Переменные и постоянные величины
Законы алгебры логики
Аксиомы и тождества алгебры логики
Функции «И-НЕ» и «ИЛИ-НЕ»
Синтез схем
Нормальные формы записи
Упрощение и преобразование
Метод карт Карно
Расчет логических схем
Задания по схемотехническому проектированию
Семейства схем
Бинарные уровни напряжения
Положительная и отрицательная логика
Свойства схем
ДТЛ-схемы
МПЛ-схемы
ТТЛ-схемы
Стандартные ТТЛ-схемы
Предельные значения и параметры схем
ТТЛ с пониженным энергопотреблением
Шотки-ТТЛ (ТТЛШ)
ТТЛШ с пониженным энергопотреблением
Сравнительная оценка логических элементов
Эмиттерно-связанная логика
Логические элементы на МОП-транзисторах
Логические элементы на р-канальных МОП-транзисторах
Логические элементы на л-канальных МОП-транзисторах
Логические элементы на КМОП-транзисторах
Логические элементы на МОП-транзисторах
Бинарные схемы с временной зависимостью
Классификация триггеров
Не тактируемые триггеры
Триггер на элементах «И-НЕ»
Тактируемые триггеры
ЯБ-триггеры с доминирующим Я-входом
Е-триггер
D-триггер
Триггеры, управляемые по фронту синхроимпульса
RS-триггеры, управляемые по одному фронту
T-триггеры, управляемые по одному фронту
JK-триггеры, управляемые по одному фронту
D-триггеры, управляемые по одному фронту
ЯБ-триггеры, управляемые по обоим фронтам
Ж-триггеры, управляемые по обоим фронтам
Дополнительные триггерные схемы
Временные диаграммы
Характеристические уравнения
Моностабильные ячейки
Элементы задержки


Шотки-ТТЛ (ТТЛШ)

При создании одновременно быстрых и экономичных микросхем используется свойство транзисторов быстро переключаться в ненасыщенном состоянии (см. Бойт/Шмуш, Электроника, ч. 3). При подключении диода по рис. 6.73 предотвращается насыщение транзистора. Диод должен иметь высокое быстродействие. Поэтому применяют диоды Шотки (см. Бойт, Электроника, ч. 2). Диоды Шотки отличаются высоким быстродействием и пороговым напряжением 0,35 В.
Транзистор на рис. 6.73 может проводить только до тех пор, пока UCE не упадет до 0,4 В. Затем диод Шотки предотвращает дальнейшее нахождение транзистора в открытом состоянии. Он сам проводит в прямом направлении. От базы ток течет через диод и переход коллектор-эмиттер к земле. Этот ток уже не течет через базу транзистора и не служит для его управления.
Начало насыщения транзистора начинается тогда, когда UCE падает до значения UBE, т. е. при UCE = 0,4 В транзистор уже находится в насыщении, но не в глубоком.
Диод Шотки на рис. 6.73 называется «антинасыщающий диод». Транзистор с диодом Шотки называется транзистором Шотки. Его условное обозначение показано на рис. 6.74. Диод при этом подразумевается по умолчанию, и его можно не обозначать на схеме.
Принципиальная схема типичного элемента ТТЛШ изображена на рис. 6.75. Это элемент И-НЕ в положительной логике.

 Транзисторный каскад на диоде Шотки

Среднее время задержки tp составляет от 2,5 до 3 не, или примерно вдвое меньше, чем для элементов подсемейства высокоскоростных ТТЛ.
Так как транзисторы Шотки проводят слабо, выходной уровень L у них выше, чем у стандартных ТТЛ-элементов. Вследствие этого разрыв между уровнями L и Н меньше, что означает ухудшение статической помехоустойчивости.
Логические элементы подсемейства ТТЛШ характеризуются очень высоким быстродействием, плохой помехоустойчивостью и высоким энергопотреблением.
Элемент И-НЕ (рис. 6.75) потребляет мощность 20 мВт — вдвое больше, чем элемент И-НЕ подсемейства стандартных ТТЛ.

Элемент ТТЛШ 74 S 00 (Texas Instruments)

Рис. 6.75. Элемент ТТЛШ 74 S 00 (Texas Instruments)

Похожие статьи