Навигация

 

 Меню раздела

Цифровая электроника
Логические элементы
Комбинированные элементы
Анализ схем
Таблица истинности и цифровая схема
Логические функции и цифровые схемы
Требуемая функция и реальная функция
Алгебра логики
Переменные и постоянные величины
Законы алгебры логики
Аксиомы и тождества алгебры логики
Функции «И-НЕ» и «ИЛИ-НЕ»
Синтез схем
Нормальные формы записи
Упрощение и преобразование
Метод карт Карно
Расчет логических схем
Задания по схемотехническому проектированию
Семейства схем
Бинарные уровни напряжения
Положительная и отрицательная логика
Свойства схем
ДТЛ-схемы
МПЛ-схемы
ТТЛ-схемы
Стандартные ТТЛ-схемы
Предельные значения и параметры схем
ТТЛ с пониженным энергопотреблением
Шотки-ТТЛ (ТТЛШ)
ТТЛШ с пониженным энергопотреблением
Сравнительная оценка логических элементов
Эмиттерно-связанная логика
Логические элементы на МОП-транзисторах
Логические элементы на р-канальных МОП-транзисторах
Логические элементы на л-канальных МОП-транзисторах
Логические элементы на КМОП-транзисторах
Логические элементы на МОП-транзисторах
Бинарные схемы с временной зависимостью
Классификация триггеров
Не тактируемые триггеры
Триггер на элементах «И-НЕ»
Тактируемые триггеры
ЯБ-триггеры с доминирующим Я-входом
Е-триггер
D-триггер
Триггеры, управляемые по фронту синхроимпульса
RS-триггеры, управляемые по одному фронту
T-триггеры, управляемые по одному фронту
JK-триггеры, управляемые по одному фронту
D-триггеры, управляемые по одному фронту
ЯБ-триггеры, управляемые по обоим фронтам
Ж-триггеры, управляемые по обоим фронтам
Дополнительные триггерные схемы
Временные диаграммы
Характеристические уравнения
Моностабильные ячейки
Элементы задержки


Дополнительные триггерные схемы

Число возможных триггерных схем чрезвычайно большое. Уже обсужденные /^-триггеры и Г-триггеры также производятся как MS'-триггеры, или как управляемые по двум фронтам триггеры. Их можно также построить на базе /if-MASTER-SLAVE-триггеров.
К входам /AT-MASTER-SLAVE-триггера на рис. 7.83 прикладывается 1-уровень, т. е. напряжение питания. Триггер будет переключаться на каждом такте. Такая схема называется r-MASTER-SLAVE-триггер и является идеальной для построения асинхронных счетчиков (гл. 11).

Цоколевка, временная диаграмма и принципиальная схема FLJ 131-7476 (Siemens)

Рис. 7.81. Цоколевка, временная диаграмма и принципиальная схема FLJ 131-7476 (Siemens)

D-MASTER-SLAVE-триггер очень легко построить на базе Ж-MASTER-SLAVE-триггера (рис. 7.84).
Следующим интересным триггером является DK-триггер. Таблица истинности для Z)F-триггера приведена на рис. 7.85. Триггер работает как D-триггер, если на подготовительном входе V действует 1-сигнал. Он заперт, т. е. состояния выходов не меняются, если на подготовительном входе Vдействует 0-сигнал.
Условное обозначение DF-триггера показано на рис. 7.86. DV-триггер можно приобрести в виде управляемого по одному фронту триггера или в виде управляемого по двум фронтам MS'-триггера. Он может быть легко преобразован в Г-триггер (рис. 7.87).
Ведущий Ж-триггер с блокированием входа
Модуль FLJ 341 /345 имеет время промежуточного хранения всего 5 не относительно переднего фронта синхроимпульса. Это значит, что Ж-сигналы могут меняться уже во время синхронизирующего импульса без вызывания ложного срабатывания. FLJ 341/345 взаимозаменяем с FLJ 111/115.

Образование T-Master-Slave-триггера из JK-Master-Slave-Триггера

Похожие статьи