Навигация

 

 Меню раздела

Цифровая электроника
Логические элементы
Комбинированные элементы
Анализ схем
Таблица истинности и цифровая схема
Логические функции и цифровые схемы
Требуемая функция и реальная функция
Алгебра логики
Переменные и постоянные величины
Законы алгебры логики
Аксиомы и тождества алгебры логики
Функции «И-НЕ» и «ИЛИ-НЕ»
Синтез схем
Нормальные формы записи
Упрощение и преобразование
Метод карт Карно
Расчет логических схем
Задания по схемотехническому проектированию
Семейства схем
Бинарные уровни напряжения
Положительная и отрицательная логика
Свойства схем
ДТЛ-схемы
МПЛ-схемы
ТТЛ-схемы
Стандартные ТТЛ-схемы
Предельные значения и параметры схем
ТТЛ с пониженным энергопотреблением
Шотки-ТТЛ (ТТЛШ)
ТТЛШ с пониженным энергопотреблением
Сравнительная оценка логических элементов
Эмиттерно-связанная логика
Логические элементы на МОП-транзисторах
Логические элементы на р-канальных МОП-транзисторах
Логические элементы на л-канальных МОП-транзисторах
Логические элементы на КМОП-транзисторах
Логические элементы на МОП-транзисторах
Бинарные схемы с временной зависимостью
Классификация триггеров
Не тактируемые триггеры
Триггер на элементах «И-НЕ»
Тактируемые триггеры
ЯБ-триггеры с доминирующим Я-входом
Е-триггер
D-триггер
Триггеры, управляемые по фронту синхроимпульса
RS-триггеры, управляемые по одному фронту
T-триггеры, управляемые по одному фронту
JK-триггеры, управляемые по одному фронту
D-триггеры, управляемые по одному фронту
ЯБ-триггеры, управляемые по обоим фронтам
Ж-триггеры, управляемые по обоим фронтам
Дополнительные триггерные схемы
Временные диаграммы
Характеристические уравнения
Моностабильные ячейки
Элементы задержки


Тактируемые триггеры

Состояние не тактируемых триггеров меняется через несколько наносекунд после изменения состояния их входов. Это нежелательно во многих случаях. Чтобы изменять состояния выходов по особой команде, разработали тактируемые триггеры, управляемые тактовым синхронизирующим импульсом. Эти триггеры называются также триггерами захвата, так как они преимущественно используются для сбора информации.

ffS-триггеры

Если к каждому входу /^-триггера подключить элемент И, то получится триггер, управляемый тактовым синхронизирующим импульсом (рис. 7.29). Триггер реагирует на сигнал Ех = 1 только тогда, когда на управляющем входе Т также действует сигнал 1. При Ех = 1 триггер готов перейти в режим установки. Однако установка происходит только при подаче тактового сигнала Т. Аналогичный подход имеет место для режима сброса триггера.
Условные обозначения тактируемых /^-триггеров указаны на рис. 7.30. Верхнее условное обозначение используется чаще. И-элементы схемы на рис. 7.29 интегрированы в прямоугольник триггера.

Тактируемый RS- триггер

Рис. 7.29. Тактируемый RS- триггер

Условные обозначения тактируемого /-триггера
Рис. 7.30. Условные обозначения тактируемого /-триггера

Нижнее условное обозначение образовывается с помощью записи зависимости (см. раздел 7.1.1). Буква G обозначает логическое умножение И. Индекс 1 указывает, какие входы связаны друг с другом операцией логического умножения И.
Тактируемый ЛУ-триггер (рис. 7.29) может строиться на четырех «И-НЕ» элементах. &У-триггер построен согласно рис. 7.24 на двух элементах «И-НЕ» с предварительно подключенными инверторами НЕ (рис. 7.27). Оба элемента НЕ и оба элемента И для возможности тактового управления объединены в элементы «И-НЕ» (рис. 7.31).

Схема RS-триггера на четырех И-НЕ элементах

Рис. 7.31. Схема RS-триггера на четырех И-НЕ элементах

Возможная таблица истинности тактируемых ^-триггеров изображена на рис. 7.32. В случаях от 1 до 5 состояние триггера не изменяется. Это режимы хранения. В вариантах с 1 по 4 сигнал синхронизации 0. Поэтому состояние триггера не меняется. В случае 5 S = 0 и R = 0. Несмотря на то, что тактовый сигнал равен 1, триггер не может ни установиться, ни сброситься.
Вариант 6 является установкой, вариант 7 — сбросом. Вариант 8 запрещен и не должен встречаться.
Таблица истинности строится чаще всего без сигнала синхронизации. Вместо него вводят два временных состояния. Время tn является временем после п-то синхронизирующего импульса. Время tn + 1 является временем после следующего синхронизирующего импульса. Если рассматривать определенный синхронизирующий импульс, то можно сказать: tn является моментом времени перед определенным синхронизирующим импульсом, tn, 1 является моментом времени после определенного синхронизирующего импульса.

Возможная таблица истинности тактируемого RS-триггера
                                                                                             
Рис. 7.32. Возможная таблица истинности тактируемого RS-триггера

Таблица истинности разделяется на области tn и tn + 1 (рис. 7.33). Столбец для Q2 можно не заполнять, так как Q2 всегда имеет противоположное состояние относительно Qr Такая форма таблицы истинности является общепринятой.
Для вычислений в алгебре логики необходима таблица истинности, дающая представление о фактическом состоянии Qln. Из таблицы истинности на рис. 7.33 мы видим только, что в первом варианте состояние выхода Qx остается неизменным. Но каким оно было? Оно могло быть 1 или 0. В подробной таблице истинности Qln указывается в виде переменной величины (рис. 7.34). Индекс п при Qln может не указываться, так как tn показывает принадлежность Qx к и-му моменту времени.

Типовая таблица истинности тактируемого RS-триггера

Рис. 7.33. Типовая таблица истинности тактируемого RS-триггера

Полная таблица истинности тактируемого RS-триггера
Рис. 7.34. Полная таблица истинности тактируемого RS-триггера

В случае 1 <2, имел перед рассматриваемым тактом состояние 0. После такта состояние не изменилось. В случае 2 Q, имел перед рассматриваемым тактом состояние 1. После такта состояние выхода также не изменилось. Случаи 1 и 2 являются примерами режима хранения.
В случае 3 Q, имел перед рассматриваемым тактом состояние 0. После такта состояние изменилось на 1. В случае 4 Qx был до такта равен 1 и после такта остался равен 1. Случаи 3 и 4 являются примерами режима установки. Какое бы состояние ни имел Qi до такта, после такта синхронизации он равен всегда 1.
Случаи 5 и 6 являются примерами режима сброса. Если Qx имел состояние 0, то он сохраняет его и после такта. Если Q, имел состояние 1, то он сбрасывается на 0. Какое бы состояние ни имел Q, до такта, после такта синхронизации он равен 0.
Запрещенные комбинации 7 и 8 мы не будем рассматривать. Они недопустимы в этой разновидности триггеров, так как возникает неопределенность, в каком состоянии окажутся выходы триггера.

Похожие статьи