Навигация

 

 Меню раздела

Цифровая электроника
Логические элементы
Комбинированные элементы
Анализ схем
Таблица истинности и цифровая схема
Логические функции и цифровые схемы
Требуемая функция и реальная функция
Алгебра логики
Переменные и постоянные величины
Законы алгебры логики
Аксиомы и тождества алгебры логики
Функции «И-НЕ» и «ИЛИ-НЕ»
Синтез схем
Нормальные формы записи
Упрощение и преобразование
Метод карт Карно
Расчет логических схем
Задания по схемотехническому проектированию
Семейства схем
Бинарные уровни напряжения
Положительная и отрицательная логика
Свойства схем
ДТЛ-схемы
МПЛ-схемы
ТТЛ-схемы
Стандартные ТТЛ-схемы
Предельные значения и параметры схем
ТТЛ с пониженным энергопотреблением
Шотки-ТТЛ (ТТЛШ)
ТТЛШ с пониженным энергопотреблением
Сравнительная оценка логических элементов
Эмиттерно-связанная логика
Логические элементы на МОП-транзисторах
Логические элементы на р-канальных МОП-транзисторах
Логические элементы на л-канальных МОП-транзисторах
Логические элементы на КМОП-транзисторах
Логические элементы на МОП-транзисторах
Бинарные схемы с временной зависимостью
Классификация триггеров
Не тактируемые триггеры
Триггер на элементах «И-НЕ»
Тактируемые триггеры
ЯБ-триггеры с доминирующим Я-входом
Е-триггер
D-триггер
Триггеры, управляемые по фронту синхроимпульса
RS-триггеры, управляемые по одному фронту
T-триггеры, управляемые по одному фронту
JK-триггеры, управляемые по одному фронту
D-триггеры, управляемые по одному фронту
ЯБ-триггеры, управляемые по обоим фронтам
Ж-триггеры, управляемые по обоим фронтам
Дополнительные триггерные схемы
Временные диаграммы
Характеристические уравнения
Моностабильные ячейки
Элементы задержки


ТТЛШ с пониженным энергопотреблением (Low-Power ТТЛШ)

Элементы подсемейства ТТЛШ потребляют меньше энергии при увеличении сопротивлений в токовых контурах. Мы уже отмечали этот эффект при рассмотрении подсемейстаа ТТЛ с пониженным энергопотреблением (разд. 6.6.3).

 Элемент ТТЛШ 74 LS 00 (Texas Instruments)

Рис. 6.76. Элемент ТТЛШ 74 LS 00 (Texas Instruments)

При увеличении сопротивлений время заряда-разряда емкостей транзистора возрастает и, следовательно, быстродействие ТТЛШ с пониженным энергопотреблением понижается.
Структура ТТЛШ с пониженным энергопотреблением совпадает со структурой обычных ТТЛШ. Только сопротивления берутся больше. На рис. 6.76 изображена схема типичного ТТЛШ с пониженным энергопотреблением. Среднее время задержки tp составляет 9,5 не, энергопотребление — 2 мВт.
Быстродействие ТТЛШ с пониженным энергопотреблением и обычных ТТЛШ практически одинаковы. При этом они потребляют только 1/5 энергии обычных ТТЛШ.
Недостатком обоих подсемейств ТТЛШ, обычного и с пониженным энергопотреблением, является низкая помехоустойчивость по сравнению со стандартными ТТЛ.

Похожие статьи