Навигация

 

 Меню раздела

Цифровая электроника
Логические элементы
Комбинированные элементы
Анализ схем
Таблица истинности и цифровая схема
Логические функции и цифровые схемы
Требуемая функция и реальная функция
Алгебра логики
Переменные и постоянные величины
Законы алгебры логики
Аксиомы и тождества алгебры логики
Функции «И-НЕ» и «ИЛИ-НЕ»
Синтез схем
Нормальные формы записи
Упрощение и преобразование
Метод карт Карно
Расчет логических схем
Задания по схемотехническому проектированию
Семейства схем
Бинарные уровни напряжения
Положительная и отрицательная логика
Свойства схем
ДТЛ-схемы
МПЛ-схемы
ТТЛ-схемы
Стандартные ТТЛ-схемы
Предельные значения и параметры схем
ТТЛ с пониженным энергопотреблением
Шотки-ТТЛ (ТТЛШ)
ТТЛШ с пониженным энергопотреблением
Сравнительная оценка логических элементов
Эмиттерно-связанная логика
Логические элементы на МОП-транзисторах
Логические элементы на р-канальных МОП-транзисторах
Логические элементы на л-канальных МОП-транзисторах
Логические элементы на КМОП-транзисторах
Логические элементы на МОП-транзисторах
Бинарные схемы с временной зависимостью
Классификация триггеров
Не тактируемые триггеры
Триггер на элементах «И-НЕ»
Тактируемые триггеры
ЯБ-триггеры с доминирующим Я-входом
Е-триггер
D-триггер
Триггеры, управляемые по фронту синхроимпульса
RS-триггеры, управляемые по одному фронту
T-триггеры, управляемые по одному фронту
JK-триггеры, управляемые по одному фронту
D-триггеры, управляемые по одному фронту
ЯБ-триггеры, управляемые по обоим фронтам
Ж-триггеры, управляемые по обоим фронтам
Дополнительные триггерные схемы
Временные диаграммы
Характеристические уравнения
Моностабильные ячейки
Элементы задержки


Логические элементы на МОП-транзисторах

Семейство логических элементов на МОП-транзисторах состоит из полевых МОП-транзисторов. Полевые МОП-транзисторы почти не нуждаются в токе управления. Они имеют малые габариты и относительно просты в изготовлении. Возможно производство в виде интегральных микросхем с высокой плотностью. К недостаткам МОП-транзисторов относится большое время переключения из-за больших входных емкостей транзистора (затвор-исток).

Опасность статического электричества

Полевые МОП-транзисторы восприимчивы к статическим разрядам (см. Бойт, Электроника ч. 2, разд. 8.2). Опасность выхода из строя по причине разряда статического электричества существует вообще для всех интегральных микросхем.
При работе с МОП-микросхемами нужно принимать особенные меры предосторожности против статических разрядов.
К мерам предосторожности относится электропроводящее напольное покрытие в помещениях, где работают с микросхемами. Каждый рабочий стол должен быть оборудован заземленной пластиной. Персонал не должен носить одежду из синтетики, например нейлона. Целесообразно носить электрически проводящую, заземленную через гибкий провод манжету.
Следующим опасным звеном является пайка. Переходное сопротивление паяльника между жалом и нагревательным элементом составляет примерно 100 кОм. Это сопротивление кажется достаточно большим, однако оно очень мало по сравнению с сопротивлениями между управляющим электродом и подложкой полевого МОП-транзистора. В паяльнике может накапливаться заряд, которые способен повредить МОП-микросхему.
Для монтажа и демонтажа МОП-микросхем следует использовать особенные безопасные паяльники и паяльные ванны.
МОП-микросхемы, которые подверглись воздействию высоких напряжений, но продолжают на первый взгляд нормально работать, с большой вероятностью имеют внутренние повреждения. Такой вид повреждений называют «стресс полупроводника». Вследствие такого стресса снижается срок службы полупроводниковых элементов и повышается интенсивность отказов. Что произойдет при стрессе полупроводника внутри кристалла микросхемы — предсказать невозможно.

Похожие статьи