D-триггер

D-триггер применяется чаще, чем ^-триггер. Тактируемый D-триггер также может быть построен на базе ЛУ-триггера. Подаваемый на 5-вход сигнал подводится через элемент НЕ к R-входу (рис. 7.40). 7?-вход больше не управляется внешними сигналами.
                                                              

D-триггер называет также триггером задержки, так как в нем задерживается прохождение входного сигнала на выход до появления тактирующего синхроимпульса. 1-сигнал на D-входе устанавливает Qt в 1. 0-сигнал на D-входе устанавливает Q{ в 0. Таблица истинности D-триггера приведена на рис. 7.41. Так как в наличии имеется только один вход, таблица истинности содержит только две комбинации.
Условное обозначение тактируемого D-триггера показано на рис. 7.42. Буква G указывает на логическое умножение И. Цифрой 1 отмечены связанные логическим умножением входы.

Таблицы данных

Производители триггеров издают подробные таблицы данных, в которых приведены все необходимые параметры микросхемы. В рамках этой книги в качестве примеров представлены несколько таблиц данных.
Среди тактируемых триггеров в настоящее время в основном применяются D-триггеры. Микросхема FLJ 151-7475 является TTJI-схемой (см. разд. 6.6). Она содержит четыре D-триггера (рис. 7.43). Цоколевка, структура и таблица истинности приведены на рис. 7.44.
Таблица данных (рис. 7.43) содержит типовые статические параметры ТТЛ-схем, рассмотренные в подразд. 6.6.2.2. По времени переключения можно определить быстродействие схемы (разд. 6.4.3). Напряжение питания 5 В.
Под tv понимают так называемое время подготовки к работе на входе D. Это время, в течение которого сигнал должен находиться на входе перед прибытием такта синхронизации. Оно составляет 20 не. Если сигнал присутствует на входе D менее 20 не, то запись в память не гарантирована.
Синхронизирующий импульс должен также длиться по меньшей мере 20 не. Это время обозначается tpr Времена переключения относительно коротки. Триггеры работают быстро.
4 D-триггера     FLJ          151-7475             FLG        155-8475
Триггеры FLJ 151 или FLJ 155 имеют два стабильных состояния, управляемых синхроимпульсом. Пока действует синхронизирующий импульс, информация с D-входа переносится на 0-выход. Она сохраняется на выходе и после прекращения подачи синхронизирующего импульса. Информация стирается, если синхронизирующий импульс повторяется.
                                                                                                                            
                                                                                                                            
Содержит 4 D-триггера Модуль FZJ 131/135 содержит четыре тактируемых D-триггера. Информация поступает с входа D на выход О при Т = Н. D-вход заперт при Т = L.
Типовое применение: 4-битовый промежуточный буфер памяти.

Рис. 7.45. Таблица данных микросхемы FZJ 131 (Siemens)

Микросхема FZJ 131 содержит также четыре тактируемых D-триггера. Эта микросхема является ДТЛ-схемой подсемейства «медленной помехоустойчивой логики». Из таблицы данных на рис. 7.45 можно увидеть, что время переключения значительно дольше, чем в схеме FLJ 151-7475. Статическая помехоустойчивость очень большая. Необходимое напряжение питания 12 В. Структура D-триггеров (рис. 7.46) является типичной для ДТЛ-схем.

Похожие статьи